반면 기존의 노광 기술은 공정이 복잡한데다 비용이 많이 들고, 정밀도에도 한계가 있어왔다. 이 본부장이 개발한 50 nm급 나노 임프린트 공정기술은 10년 안에 3,500억 달러 규모의 시장을 형성할 것으로 예상되는 NT 응용메모리, 차세대 디스플레이 제작에도 적용될 수 있을 것으로 전망되고 있다.
나노기술(NT)은 나노미터(㎚ㆍ10억분의 1m) 단위의 매우 미세한 공간에서 반도체 등을 만들어내는 꿈의 기술이다. 세계적인 시장조사 업체 럭스 리서치(Lux Research)에 따르면 NT시장은 오는 2014년 2조6,000억 달러 규모로 급성장할 것으로 전망되고 있다.
이응숙 한국기계연구원 나노기계연구본부장은 지난 2005~2006년 50㎚급 ‘나노 임프린트 공정(NIL·nanoimprint lithography)’ 기술을 개발, 특허를 보유하고 있다. 이 기술은 그동안 반도체 회로 패턴을 만들어 내는 표준기술로 군림해온 노광(露光)공정(optical lithography) 기술을 대체할 것으로 예상된다.
노광공정 기술은 반도체 기판 위에 자외선에 반응하는 감광제를 입힌 다음 스테퍼, 스캐너 등의 노광 장비로 자외선을 쏘아 웨이퍼 위에 반도체 기판을 만든다. 문제는 반도체 생산라인 하나를 완성하려면 대당 300억 원이나 하는 노광 장비를 20대나 갖춰야 한다는 데 있다. 이를 돈으로 환산하면 무려 6,000억 원이나 된다.
노광 방식은 나노 급에서 집적도를 높이는데도 근본적인 한계가 있다. 자외선이 자체 파장을 가지고 있어 나노 급으로 갈 경우 축소·반사되는 성질이 나타나 웨이퍼에 제대로 기판을 찍을 수 없다. 한마디로 정밀도에 한계가 있다는 얘기다.
반면 임프린트 공정기술은 반도체 기판에 열가소성 수지를 올려놓은 뒤 반도체 회로가 나노 패턴으로 그려진 정밀 금형으로 도장이나 스탬프를 찍듯이 압력을 가하면 기판 위에 반도체 회로가 만들어진다. 따라서 공정이 간단하고 비용도 저렴해 노광 방식의 기술적·경제적 한계를 넘어설 수 있다.
이 본부장은 “나노 임프린트 기술은 종이 위에 도장을 찍듯 나노 수준으로 가공된 금형을 웨이퍼 위에 찍는 방식”이라면서 “수 천 년 된 인쇄기술과 원리가 같다”고 설명한다.
이 본부장이 개발한 50㎚급 나노 패턴닝이 가능한 자외선 나노 임프린트 공정 기술은 다중패턴 스탬프(EPS·Elementwise Patterned Stamp)를 사용하는 싱글 스텝(Single-Step), 스텝 앤 리피트(Step-and-Repeat) 자외선 나노 임프린트 공정 기술이다.
대기압 상태에서 5인치 이상의 대면적 스탬프를 사용해 자외선 나노 임프린트 공정이 가능한 세계 최초의 기술이다. 다중 패턴 스탬프는 기존의 평평한 스탬프와 달리 스탬프 표면에 공기 배출이 가능한 채널이 각 소자 영역 사이에 존재, 대기압 상태에서 대면적 임프린트가 가능하다.
이 공정과 장비들은 기존의 나노 임프린트 공정 및 장비에 비해 10배 이상 공정 속도를 향상시키고 공정 및 장비 단가를 50% 이상 낮출 것으로 기대된다. 기존 공정에서는 스탬프 크기가 1인치 이하에 불과한데다 스탬프를 찍어내려면 인위적인 진공 과정이 필요하지만 이 본부장의 싱글 스텝 방식은 일반적인 대기압 상태에서 제작이 가능해 진공장비가 필요 없다.
이 본부장의 기술개발 결과는 2005년 마이크로·나노 패터닝, 전자·광학·소자 관련 분야에서 국제적 인지도가 높은 학술지인 ‘마이크로 전자공학 엔지니어링(Microelectronic Engineering)’에 실리고 5건의 국내외 특허를 등록·출원 중이다.
이 본부장은 나노 임프린트 기술 개발로 한국기계학회 효석학술상을 수상했다. 또한 2006년도 대표적 연구 성과 50선, 2003~2005 국가 연구개발 우수성과 100선에 선정됐다. 그리고 2007년에는 정밀공학회 가헌학술상을 받았다.
이 본부장은 개발기술을 적용한 장비들을 국내 3개 반도체 장비회사에 이전해 상용화했다. 다중패턴 스탬프를 사용한 자외선 나노 임프린트 장비는 비엔피사이언스, 자외선 나노 임프린트용 광경화 수지의 디스펜싱 장비는 두리기술, 나노스탬프 표면 코팅장비는 소로나 등에서 적용하고 있다.
이 본부장의 기술은 10년 안에 3,500억 달러 규모의 시장을 형성할 것으로 예상되는 NT 응용 메모리, 차세대 디스플레이 제작에도 적용될 수 있을 것으로 기대된다.
최인철 서울경제 기자 michel@sed.co.kr
■ 이응숙 본부장은 나노미터급 초미세 환경에서도 반도체 기판회로를 찍어낼 수 있는 50nm급 나노 임프린트 공정기술을 개발했다.
< 저작권자 ⓒ 서울경제, 무단 전재 및 재배포 금지 >
