DGIST 과기부 주관 ‘반도체 설계검증 인프라사업’ 선정…반도체 설계인력 본격 양성

DGIST 팹(FAB) 전경. 제공=DGIST

DGIST는 과학기술정보통신부와 한국연구재단이 주관하는 ‘반도체 설계검증 인프라 활성화사업’의 공동 연구개발기관으로 선정됐다고 3일 밝혔다.

이에 따라 DGIST 차세대반도체융합연구소는 향후 5년간 총 127억 원의 사업비를 지원받아 반도체 설계인력 양성을 위한 6인치 Si CMOS 설계검증 플랫폼 및 멀티 프로젝트 웨이퍼(MPW) 기술 개발을 지원한다.



MPW는 하나의 웨이퍼에 여러 회사의 반도체 시제품을 제작하거나 한 개 회사의 여러 시제품을 제작하는 서비스를 말한다.

DGIST는 이번 사업을 통해 반도체 설계 분야에서 학부생 및 대학원생에게 팹을 활용한 설계검증 서비스를 제공하는 한편 CMOS 공정 장비 고도화 및 팹 연계 등을 통해 전문 엔지니어를 발굴할 예정이다.

이명재 DGIST 차세대반도체융합연구소장은 “이번 사업을 통해 설계·공정 디자인과 연구용 파운드리를 연계한 MPW 지원과 플랫폼을 구축, 국가 나노인프라 권역허브로서 사회적·공익적 역할을 수행하겠다”고 말했다.