이전
다음
![SK하이닉스 '3D D램'의 비밀 [강해령의 하이엔드 테크]](https://newsimg.sedaily.com/2024/06/29/2DANHQ0BQ7_12.png)
SK하이닉스의 3D D램 셀 어레이. 이 D램이 기존 메모리와 어떤 점이 다른지 낱낱이 살피겠습니다. 사진출처=SK하이닉스 VLSI 2024 논문
![SK하이닉스 '3D D램'의 비밀 [강해령의 하이엔드 테크]](https://newsimg.sedaily.com/2024/06/29/2DANHQ0BQ7_13.jpg)
기존 2D D램과 3D D램의 차이. 사진출처=어플라이드 머티어리얼즈
![SK하이닉스 '3D D램'의 비밀 [강해령의 하이엔드 테크]](https://newsimg.sedaily.com/2024/06/29/2DANHQ0BQ7_14.png)
![SK하이닉스 '3D D램'의 비밀 [강해령의 하이엔드 테크]](https://newsimg.sedaily.com/2024/06/29/2DANHQ0BQ7_15.png)
3D D램 소자 적층 구조. 자료출처=SK하이닉스 VLSI 2024 자료.
![SK하이닉스 '3D D램'의 비밀 [강해령의 하이엔드 테크]](https://newsimg.sedaily.com/2024/06/29/2DANHQ0BQ7_16.png)
3D D램 테스트 웨이퍼 수율과 의미. 자료출처=SK하이닉스
![SK하이닉스 '3D D램'의 비밀 [강해령의 하이엔드 테크]](https://newsimg.sedaily.com/2024/06/29/2DANHQ0BQ7_17.png)
3D D램 소자와 주변회로 결합 지점과 각 배선의 일정한 저항 분포. 사진출처=SK하이닉스 VLSI 2024 논문
![SK하이닉스 '3D D램'의 비밀 [강해령의 하이엔드 테크]](https://newsimg.sedaily.com/2024/06/29/2DANHQ0BQ7_18.png)
![SK하이닉스 '3D D램'의 비밀 [강해령의 하이엔드 테크]](https://newsimg.sedaily.com/2024/06/29/2DANHQ0BQ7_19.png)
SK하이닉스가 GIDL 감소로 플로팅바디 효과 문제를 해결했음을 설명하는 장표. 자료출처=SK하이닉스 VLSI 2024 자료
![SK하이닉스 '3D D램'의 비밀 [강해령의 하이엔드 테크]](https://newsimg.sedaily.com/2024/06/29/2DANHQ0BQ7_20.png)
![SK하이닉스 '3D D램'의 비밀 [강해령의 하이엔드 테크]](https://newsimg.sedaily.com/2024/06/29/2DANHQ0BQ7_21.jpg)
3D 낸드에서 9홀과 14홀의 차이. 사진제공=삼성전자
![SK하이닉스 '3D D램'의 비밀 [강해령의 하이엔드 테크]](https://newsimg.sedaily.com/2024/06/29/2DANHQ0BQ7_22.jpg)
SK하이닉스의 3D D램 셀 어레이. 이 D램이 기존 메모리와 어떤 점이 다른지 낱낱이 살피겠습니다. 사진출처=SK하이닉스 VLSI 2024 논문
기존 2D D램과 3D D램의 차이. 사진출처=어플라이드 머티어리얼즈
3D D램 소자 적층 구조. 자료출처=SK하이닉스 VLSI 2024 자료.
3D D램 테스트 웨이퍼 수율과 의미. 자료출처=SK하이닉스
3D D램 소자와 주변회로 결합 지점과 각 배선의 일정한 저항 분포. 사진출처=SK하이닉스 VLSI 2024 논문
SK하이닉스가 GIDL 감소로 플로팅바디 효과 문제를 해결했음을 설명하는 장표. 자료출처=SK하이닉스 VLSI 2024 자료
3D 낸드에서 9홀과 14홀의 차이. 사진제공=삼성전자