대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]

이전 다음
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크] TSMC 팹8. 사진제공=TSMC
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크] TSMC 후공정 팹 위치. 사진제공=TSMC
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크] 지난 3분기부터 양산을 시작한 AP6 내부. 사진제공=TSMC
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크] TSMC의 홈페이지를 보면 패키징 팹 숫자 앞에는 첨단(Advanced)이라는 용어를 붙입니다. 사진제공=TSMC
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크] 팬아웃 개념. 단자 수를 늘리기 위해 칩 바깥으로 ‘펼친(fan out)’ 개념입니다. 사진출처=구글
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크] 기존 패키징 방식과 WLP의 차이.
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크] 오른쪽이 FOWLP 기반의 TSMC InFO 기술입니다. 반도체용 기판(substrate)을 쓸 때보다 두께가 훨씬 줄어들죠. 위에서 두 번째 InFO-PoP에서 ‘PoP’는 패키지온패키지의 줄임말입니다. 시스템 반도체와 D램 사이 TIV라는 연결 구멍을 뚫은 뒤 수직으로 쌓는 기술이고 TSMC에서 원가 경쟁력에 자신 있어 하는 기술이기도 합니다. 자료출처=TSMC
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크] TSMC 패키징 라인업을 잘 보여주는 장표입니다. 웨이퍼 레벨 기반 InFO든, 기판을 활용하는 초고사양 패키징 CoWoS든, 여기에 원하는 칩을 더 얇게 얹고 싶든(SoIC) ‘하고 싶은 패키징은 다 주문해 보라’고 표현한 듯 합니다. 사진제공=TSMC
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크] 세계 팬아웃 패키징 시장 점유율. 사진제공=욜 디벨롭먼트
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]
대만 TSMC 팹, 어디까지 가봤니? <2> [강해령의 하이엔드 테크]

공유하기

facebook 공유 twitter kakao 복사